Главная » 2016 » Февраль » 5 » Задачи по проектированию логических схем с использованием языка VHDL
09:50
Задачи по проектированию логических схем с использованием языка VHDL
Задачи по проектированию логических схем с использованием языка VHDL — Предлагаемая книга представляет собой сборник задач, вопросов и упражнений по проектированию логических схем, который ориентирован на ликвидацию разрыва между теоретическими и практическими учебными курсами по автоматизированному проектированию. Сборник содержит задачи как по теоретическим основам проектирования - анализу, синтезу, моделированию и верификации логических схем, так и по разработке алгоритмических и структурных спецификаций логических схем на языке VHDL, являющемся стандартным языком описания проектов цифровых интегральных схем в современных системах автоматизированного проектирования (САПР). Сборник задач рассчитан на студентов и аспирантов соответствующих специальностей.
Название: Задачи по проектированию логических схем с использованием языка VHDL Автор: Бибило П. Н. Издательство: ЛКИ Год: 2010 Страниц: 328 Формат: PDF Размер: 80,7 Мб ISBN: 978-5-382-01095-3 Качество: Хорошее Язык: Русский
Содержание:
Предисловие Список условных сокращений Часть 1. Теоретические основы проектирования логических схем 1. Булева алгебра. Булевы функции 2. Логические формулы и схемы 3. Равенство формул и функций 4. Функциональная полнота 5. Минимизация булевых функций 6. Оптимизация многоуровневых представлений булевых функций. Синтез каскадных схем 7. Синтез схем на основе факторизации и декомпозиции 8. Моделирование логических схем 9. Анализ логических схем 10. Верификация логических схем 11. Типовые комбинационные схемы. ПЛМ и ПЗУ 12. Триггеры. Синтез автоматов 13. Типовые схемы с памятью 14. Обнаружение неисправностей логических схем ЧАСТЬ 2. Проектирование логических схем с использованием языка VHDL 15. Язык VHDL 16. VHDL-модели логических элементов 17. VHDL-модели булевых функций 18. Структурные описания логических схем 19. Функционально-структурные описания логических схем 20. Описание регулярных схем 21. Алгоритмические описания 22. VHDL-модели типовых комбинационных схем, ПЛМ и ПЗУ 23. VHDL-модели схем с памятью 24. Нахождение задержек комбинационных схем 25. RTL-описания схем 26. Автоматизированный синтез логических схем. VHDL-пакеты 27. Тестирование и верификация VHDL-моделей 28. Ответы, указания, решения 29. Приложение Литература
